Цифрова схемотехніка

1. На рисунку наведена схема RS-тригера. У початковому стані тригера Q = 0. При надходженні імпульсу на вхід S тригер перекидається в стан Q = 1. У якому стані опиниться цей тригер, якщо зняти сигнал S?
1
2
3
4
2. На рисунку наведені різні варіанти підключення входів універсального JK-тригера. Визначте, яким типам тригерів вони відповідають.
I - D-тригер, II - асинхронний T-тригер, III - синхронний T-тригер, IV - RS-тригер
I - RS-тригер, II - D-тригер, III - асинхронний T-тригер, IV - синхронний Т-тригер
I - асинхронний T-тригер, II - синхронний T-тригер, III - RS-тригер, IV - D-тригер
I - синхронний T-тригер, II - RS-тригер, III - D-тригер, IV - асинхронний T-тригер
3. Який стан приймуть виходи тригера, якщо вхід S з'єднати з корпусом при R=1?
1
2
3
4
4. На дешифратор при E = 0 поданий код a3a2a1 = 101. На якому виході буде логічна 1?
Не буде ні на одному виході
На Y4
На Y5
На Y6
5. На рисунку зображена схема RS-тригера на логічних елементах АБО-НЕ. У якому стані будуть прямий і інверсний вихід цього тригера, якщо вхідні сигнали мають значення S = 0 і R = 1?
1
2
3
4
6. Яке рівняння еквівалентно схемі ?
Y=((A*(B+A)*C))*C*A
Y=(((B*C)+(A*B))*C*A
Y=(((B+C)*(A+B))+C+A
Y=(((B*C)*(A*B))+C+A
7. Тригер знаходиться в одиничному стані Q = 1 після приходу першого імпульсу S = 1. У якому стані опиниться цей тригер після приходу другого імпульсу S = 1?
1
2
3
4
8. Яке з висловлювань про чотирьохрозрядний регістр зсуву є помилковим ?
При подачі чергового імпульсу синхронізації інформація в регістрі зміщується вправо
Щоб ввести в регістр чотирирозрядне слово, треба подати чотири імпульсу синхронізації
Щоб вивести з регістра чотирирозрядне слово, треба подати ще чотири імпульсу синхронізації
Після виведення слова з регістра інформація в регістрі зберігається
9. Частота проходження імпульсів на виході 4 підсумовуючого лічильника послідовного рахунку
Зменшується у 8 разів
Зменшується у 6 разів
Збільшується у 30 разів
збільшується у 6 разів
10. Мультиплексор підключає ___________ на вихід
кожен парний вхід
один з входів, у залежності від адреси
кожен непарний вхід
кожен з входів послідовно
11. Які з нижчеперелічених пристроїв призначені для зберігання інформації:
лічильники
регістри
шифратори
мультиплексори
12. На основі якого тригеру будуються регістри:
асинхронний RS тригер
JK тригер
D тригер
T тригер
13. Який тригер є подільником частоти на 2:
JK тригер
D тригер
T тригер
синхронний RS тригер
14. Який модуль рахунку має лічильник, зображений
немає правильної відповіді
4
8
16
15. Які елементи повинні бути на місці позначених сірим кольором на схемі двійкового дешифратора
І
АБО
виключне АБО
АБО-НЕ
16. Який елемент повинен бути на місці позначеного як "№1" на функціональній схемі мультиплексора
тригер
лічильник
шифратор
дешифратор
17. Який елемент повинен бути на місці позначеного як "№2" на функціональній схемі мультиплексора
І
І-НЕ
АБО
виключне АБО
18. Який елемент повинен бути на місці позначеного як "№3" на функціональній схемі мультиплексора
І
І-НЕ
АБО
виключне АБО
19. Який елемент повинні бути на місці позначеного як "№1" на функціональній схемі демультиплексора
тригер
лічильник
шифратор
дешифратор
20. Який елемент повинний бути на місці позначеного як "№2" на функціональній схемі демультиплексора
І
І-НЕ
АБО
АБО-НЕ
21. Вкажіть які сигнали будуть на виході тригера якщо на вхід подано сигнали: S = "1", D = "0", C = "1", R = "1"
a)
b)
c)
d)
22. Вкажіть який цифровий код одержимо на виході суматора S та P, якщо: Pi = "1"; А = "0"; В = "1"?
S=1 Р=0
S=1 P=1
S=0 P=1
S=0 P=0
23. Вкажіть які сигнали будуть на виході тригера, якщо на вхід подано: S = "0" D = "0" С = "1" R = "1"
a)
b)
c)
d)
24. Двійковий лічильник використаний в якості подільника частоти. Вкажіть, на яку величину поділить лічильник вхідний сигнал частотою "f" якщо вихідний сигнал буде зніматися з виходу 23?
f/2
f/3
f/8
f/16
25. Hа вхід "f" індикатора логічного рівня сигналу подано лог. "1", при цьому:
світиться VD1 , не світиться VD2
світиться VD2, не світиться VD1
не світиться VD1, не світиться VD2
світиться VD1, світиться VD2
26. Hа вхід "f" індикатора логічного рівня сигналу подано лог. "0" при цьому:
світиться VD1 , не світиться VD2
світиться VD2, не світиться VD1
не світиться VD1, не світиться VD2
світиться VD1, світиться VD2
27. Hа вхід "f" не подано ніякого сигналу при цьому:
світиться VD1, не світиться VD2
світиться VD2, не світиться VD1
не світиться VD1, не світиться VD2
світиться VD1, світиться VD2
28. 3аписати рівняння логічної функції роботи заданого пристрою
a)
b)
c)
d)
29. Який це логічний елемент?
3I
3АБО
3І-НЕ
3АБО-НЕ
30. Тип логічного елемента ?
І
АБО
виключне АБО
І-НЕ
31. Який з наведених логічних виразів відповідає наведеній схемі?
not (not (X1 or X2 or X3 or not X3) and not X3)
not (not (X1 and X2 or X3 or not X3) and not X3)
not (not (X1 or X2 or X3 nor X3) and not X3)
not (not (X1 or X2 xor X3 or not X3) and not X3)
32. Який код треба подати на адресні входи дешифратора, що має 24 виходи, щоб зробити активним вихід номер 15?
01101
10010
10110
01111
33. Скільки адресних входів повинен мати мультиплексор-селектор 12 до 1?
6
3
8
4
34. Який обсяг пам'яті зможе адресувати контролер пам'яті, що має 20 розрядну шину адрес?
2 кБ
16 кБ
1 МБ
4 МБ
35. У восьми розрядний регістр було записано число 0x61, а потім до нього було застосовано операцію кільцевого зсуву вправо на три такти. Яке число буде в регістрі?
0x07
0x0B
0x1C
0x2C
36. Шести розрядний лічильник знаходиться в режимі віднімання. Початковий стан 010110. В який стан перейде лічильник після надходження дев'яти лічильних імпульсів?
001101
101100
011010
111000
37. Десяткове число 132 була переведено в шістнадцятковий код. Як буде виглядати цей код?
B6
7A
84
D2
38. Двійковий суматор склав два числа. Перше число було 01101100. Сума склала 10001110. Яким було друге число?
00100010
01011000
01011100
01010011
39. Шістнадцятковий код числа В7 був переведений у двійкову форму, як виглядатиме результат?
11001001
10111110
10110111
11000111
40. В який стан буде встановлено основний вихід тригера Q, якщо Х1=0, Х2=1, Х3=0?
переключено в 1 (ввімкнено - активний стан)
переключено в 0 (вимкнено - пасивний стан)
не буде змінено (режим зберігання - не прореагує на вхідні сигнали)
стан тригера буде непередбачуваним (неприпустима комбінація входів)
41. Як побудувати двохпороговий компаратор?
застосувати схему віднімання на операційних підсилювачах
застосувати схему додавання на операційних підсилювачах
застосувати два операційні підсилювачі і дві опорні напруги
застосувати один операційний підсилювач і дві опорні напруги
42. Яку логічну функцію реалізовує схема?
АБО
АБО-НЕ
І
І-НЕ
43. Різновид тригера Шмітта?
JK-тригер
гістерезисний
прецизійний
однопороговий
44. У синхронних тригерах допускається змінювати інформаційні сигнали
коли надходять тактові імпульси
коли тактові імпульси блокують вхідні кола і запобігають зміні стану тригера
коли не надходять тактові імпульси
при наявності на інверсному виході тригера високого рівня
45. Для побудови Т-тригера використовують
синхронний RS-тригер з зворотним зв'зком
D-тригер з зворотним зв'язком з прямого виходу
RS-тригер з зворотним зв'язком
JK-тригер, що з'єднаний з D-тригером
46. Для того, щоб із JK-тригера отримати Т-тригер, необхідно:
J=S, K=R, C=1
J=S, K=R, C - імпульс лічби
J=R, K=S, C=0
J=K=1, на вхід С - імпульс лічби
47. Чому дорівнює ємність лічби п'ятирозрядного підсумовуючого двійково-десяткового лічильника?
99999
11111
10000
5000
48. Для чого у двійково-десяткових лічильниках застосовується зворотний зв'язок?
для підвищення точності підрахунку імпульсів
для перетворення числового імпульсу у двійково-десятковий
для вилучення надлишкових станів
для перетворення десяткового коду у двійково-десятковий
49. Визначити кількість тригерів, необхідну для побудови лічильника імпульсів з числом станів К = 26
3
5
7
26
50. Для запису n-розрядного числа в регістр послідовного типу потрібно:
2n імпульсів просування
2n-1 імпульсів просування
n імпульсів просування
n2 імпульсів просування
51. Яку логічну функцію реалізовує схема?
АБО
АБО-НЕ
І
І-НЕ
52. Яка схема реалізує функцію:
a)
b)
c)
d)
53. Який вузол комп'ютера призначений для перетворення m-розрядного вхідного унітарного коду в n-розрядний двійковий код?
дешифратор
шифратор
демультиплексор
мультиплексор
54. З якого інформаційного входу мультиплексора пройде сигнал, якщо на адресні входи подати код 101?
D0
D0, D1
D5
D4, D5
55. На якому виході дешифратора з'явиться сигнал, якщо на входи подати код 0110?
Y6
Y5
Y8
Y0
56. Що треба подати на входи RS тригера, щоб встановити тригер в 0?
S=0 R=1
S=1 R=1
S=0 R=0
S=1 R=0
57. Що треба подати на входи тригера JK, щоб встановити тригер в1?
J=0 K=1
J=1 K=1
J=0 K=0
J=1 K=0
58. Який логічний елемент показаний на рисунку
логичний елемент І
логичний елемент АБО
логичний елемент АБО-НЕ
логичний елемент НЕ
59. Яку функцію виконує дана схема?
a
б
в
г
60. Яку логічну функцію реалізовує схема?
АБО
АБО-НЕ
І
І-НЕ
61. Число 123 з десяткової системи числення переведено у двійкову. Якому значенню у двійковій системі числення воно відповідає?
1111011
1101011
1011011
1110011
62. За яким параметром строб імпульсу спрацьовуватиме показаний на малюнку тригер?
по задньому фронту тактуючого імпульсу
по передньому фронту тактуючого імпульсу
верхнім рівнем тактуючого імпульсу
нижнім рівнем тактуючого імпульсу
63. Який логічний елемент використовується в схемі RS- тригера?
І-НЕ
АБО-НЕ
І
виключе АБО
64. Як в цифрових пристроях позначається тактовий вхід з синхронізацією спадом імпульса?
а
б
в
г
65. Який коефіцієнт поділу у данного дільника частоти?
4
5
6
8
66. На якому малюнку зображено схему синхронного RS-тригера?
a)
b)
c)
d)
67. На якому малюнку зображено схему синхронного JK-тригера?
a)
b)
c)
d)
68. На якому малюнку зображено схему асинхронного RS-тригера?
a)
b)
c)
d)
69. На якому малюнку зображено схему асинхронного RS-тригера?
a)
b)
c)
d)
70. На якому малюнку зображено схема синхронного D-тригера?
a)
b)
c)
d)
71. Визначити, на якому малюнку зображена схема реалізації лічильного тригера?
a)
b)
c)
d)
72. Визначити, на якому малюнку зображена схема реалізації лічильного тригера?
a)
b)
c)
d)
73. Визначити, на якому малюнку зображена схема реалізації лічильного тригера?
a)
b)
c)
d)
74. Визначити, на якому малюнку зображена схема реалізації лічильного тригера?
a)
b)
c)
d)
75. Визначити, на якому малюнку зображена схема реалізації лічильного тригера?
a)
b)
c)
d)
76. Визначити, на якому малюнку зображена схема реалізації лічильного тригера?
a)
b)
c)
d)
77. Яка таблиця відповідає роботі RS-тригера?
a)
b)
c)
d)
78. Яка таблиця відповідає роботі JK-тригера?
a)
b)
c)
d)
79. Яка таблиця відповідає роботі JK-тригера?
a)
b)
c)
d)
80. Який пристрій зображено на рисунку?
4-х розрядний лічильник
4-розрядний паралельний регістр зсуву
4-х розрядний паралельний регістр
4-х розрядний послідовно-паралельний регістр
81. Який пристрій зображено на рисунку?
n розрядний лічильник на додавання
n розрядний регістр зсуву
n розрядний паралельний регістр
n розрядний суматор
82. Який пристрій зображено на рисунку?
n розрядний лічильник
n розрядний регістр зсуву
n розрядний паралельний регістр
n розрядний суматор
83. Який пристрій зображено на рисунку?
4-розрядний регістр зсуву
4-х розрядний лічильник на додавання
реверсивний лічильник
4-х розрядний лічильник на віднімання
84. Який пристрій зображено на рисунку?
4-розрядний регістр зсуву
4-х розрядний лічильник на додавання
4-х розрядний паралельний регістр
4-х розрядний лічильник на віднімання
85. Який пристрій зображено на рисунку?
регістр зсуву
лічильник на додавання
реверсивний лічильник
лічильник на віднімання